PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-306967

(43) Date of publication of application: 28.11.1997

(51)Int.Cl.

H01L 21/66 G01R 31/28 H01L 21/00 H01L 21/02 H01L 21/8234 H01L 27/06 H01L 29/00

(21)Application number: 08-121185

(71)Applicant: RICOH CO LTD

(22)Date of filing:

16.05.1996


(72)Inventor: AGARI HIDEKI

(54) APPARATUS AND METHOD FOR SIMULATING SEMICONDUCTOR

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain the impurity concn. density of a device at high accuracy by comparing a measured propagation delay time with a calculated value to obtain the lateral concn. distribution in an impurity region.

SOLUTION: A circuit simulator 8 in a data processor 2 evacuates the circuit simulation, based on data given by a net list 16 in a memory 3 to calculate the propagation delay time Tpd of a ring oscillator and give the Tpd value to a comparator 9 which compares a measured value given by a Tpd measured value memory 17 with the calculated Tpd value. If the comparison result from the comparator is out of a predetermined error range, a lateral impurity concn. changer 10 generates data for changing the lateral concn. distribution in a source/drain region so that the calculated Tpd agrees with the measured value, thus changing this concn. distribution in the source/drain region.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-306967

(43)公開日 平成9年(1997)11月28日


(51) Int.Cl.6		識別記号	庁内整理番号	FΙ				技術表示箇所
H01L	21/66			H01L	21/66		Z	
G01R	31/28				21/00			
H01L	21/00				21/02		Z	
	21/02				29/00			
	21/8234			- G01R	31/28		F	
			審查請求	未請求請求	R項の数8	OL	(全 12 頁)	最終頁に続く
(21)出願番り		特願平8 -121185		(71) 出顧	人 000000	747		· -
					株式会	社リコ	_	
(22)出願日		平成8年(1996)5		東京都	大田区	中馬込1丁目	3番6号	
				(72)発明	者 上里	英樹		
					東京都	大田区	中馬込1丁目	3番6号 株式
					会社リ	コー内		
				(74)代理	人 弁理士	. 鳥居	洋	
				1				

(54) 【発明の名称】 半導体シミュレーション装置および半導体シミュレーション方法

(57)【要約】

【課題】 横方向濃度分布を知得して例えば電界効果トランジスタのソース/ドレイン濃度分布を導出できる半導体シミュレーション装置を提供する。

【解決手段】 プロセス条件に基づいて不純物領域の濃度分布等のデバイス構造データを生成するプロセスシミュレーション実行部5と、前記デバイス構造データに基づいてI-V値等のデバイス特性データを算出するデバイスシミュレーション実行部6と、前記算出されたI-V値が実測されたI-V値に適合するように前記実行部6の合わせ込みを行う精度向上部7と、前記実行部6から出力されるデバイス特性データ及びネットリストを用いてリングオシレータの伝搬遅延時間を算出する回路シミュレーション実行部8と、前記算出された伝搬遅延時間が実測された伝搬遅延時間に適合するように不純物領域の横方向濃度分布を変更させるtpd実測値比較部9及び横方向不純物濃度変更部10とを備えた。



【特許請求の範囲】

【請求項1】 プロセス条件に基づいて不純物領域の濃 度分布等のデバイス構造データを生成するプロセスシミ ュレーション実行部と、前記デバイス構造データに基づ いてI-V値等のデバイス特性データを算出するデバイ スシミュレーション実行部と、前記算出されたI-V値 が実測されたI-V値に適合するように前記デバイスシ ミュレーション実行部の合わせ込みを行う精度向上部 と、前記デバイスシミュレーション実行部から出力され るデバイス特性データ及びネットリスト出力部からのネ 10 ットリストを用いてリングオシレータの伝搬遅延時間を **算出する回路シミュレーション実行部と、前記算出され** た伝搬遅延時間が実測された伝搬遅延時間に適合するよ うに不純物領域の横方向濃度分布を変更させるためのデ ータを生成し不純物領域の横方向濃度分布を変更させる 横方向不純物濃度変更部とを備えたことを特徴とする半 導体シミュレーション装置。

1

【請求項2】 プロセス条件に基づいて不純物領域の濃 度分布等のデバイス構造データを生成するプロセスシミ ュレーション実行部と、前記デバイス構造データに基づ 20 いてI-V値およびC-V値等のデバイス特性データを 算出するデバイスシミュレーション実行部と、前記算出 されたI-V値が実測されたI-V値に適合するように 前記デバイスシミュレーション実行部の合わせ込みを行 う精度向上部と、前記デバイスシミュレーション実行部 から出力されるデバイス特性データ及びネットリスト出 力部からのネットリストを用いて回路シミュレーション を行う回路シミュレーション実行部と、前記算出された C-V値がスパイスパラメータに基づくSPICEの回 路シミュレーションで得られるC-V値に適合するよう に不純物領域の横方向濃度分布を変更させるためのデー タを生成し不純物領域の横方向濃度分布を変更させる横 方向不純物濃度変更部とを備えたことを特徴とする半導 体シミュレーション装置。

【請求項3】 プロセス条件に基づいて不純物領域の濃 度分布等のデバイス構造データを生成するプロセスシミ ュレーション実行部と、前記デバイス構造データに基づ いてI-V値およびC-V値等のデバイス特性データを 算出するデバイスシミュレーション実行部と、前記算出 されたI-V値が実測されたI-V値に適合するように 前記デバイスシミュレーション実行部の合わせ込みを行 う精度向上部と、前記デバイスシミュレーション実行部 から出力されるデバイス特性データ及びネットリスト出 力部からのネットリストを用いてリングオシレータの伝 搬遅延時間を算出する回路シミュレーション実行部と、 前記算出された伝搬遅延時間と実測された伝搬遅延時間 との間に許容範囲を越える誤差がある場合に、前記算出 されたC-V値とスパイスパラメータに基づくSPIC Eの回路シミュレーションで得られるC-V値とに基づ いて前記デバイス構造データとしてのpMOSとnMO

Sのいずれに前記誤差があるのかを判断し、誤差がある MOSに対して前記算出された伝搬遅延時間が実測され た伝搬遅延時間に適合するように不純物領域の横方向濃 度分布を変更させるためのデータを生成し不純物領域の 横方向濃度分布を変更させる横方向不純物濃度変更部と を備えたことを特徴とする半導体シミュレーション装

【請求項4】 前記横方向不純物濃度変更部は、不純物 領域の横方向濃度分布を変更させるためのデータとし て、不純物領域の濃度分布を横方向にシフトさせること に相当するデータを生成してこれを前記デバイスシミュ レーション実行部に与え、このデバイスシミュレーショ ン実行部は、既に得られているデバイス構造データに対 してその不純物領域の濃度分布をそのまま横方向にシフ トさせるようになっていることを特徴とする請求項1万 至請求項3のいずれかに記載の半導体シミュレーション 装置。

【請求項5】 前記横方向不純物濃度変更部は、不純物 領域の横方向濃度分布を変更させるためのデータとし て、横方向の拡散係数に係わるパラメータを変更させる ことに相当するデータを生成してこれを前記プロセスシ ミュレーション実行部に与え、このプロセスシミュレー ション実行部は、変更されたパラメータに基づいて新た にデバイス構造データを生成するようになっていること を特徴とする請求項1乃至請求項3のいずれかに記載の 半導体シミュレーション装置。

【請求項6】 プロセス条件に基づいてプロセスシミュ レーションを行って不純物領域の濃度分布等のデバイス 構造データを生成する工程と、前記デバイス構造データ に基づいてデバイスシミュレーションを行ってI-V値 等のデバイス特性データを算出する工程と、前記算出さ れたI-V値が実測されたI-V値に適合するように前 記デバイスシミュレーションの合わせ込みを行う工程 と、前記算出されたデバイス特性データ及びネットリス トを用いて回路シミュレーションを行ってリングオシレ ータの伝搬遅延時間を算出する工程と、前記算出された 伝搬遅延時間が実測された伝搬遅延時間に適合するよう に不純物領域の横方向濃度分布を変更させるためのデー タを生成し不純物領域の横方向濃度分布を変更させる工 40 程とを含むことを特徴とする半導体シミュレーション方 法。

【請求項7】 プロセス条件に基づいてプロセスシミュ レーションを行って不純物領域の濃度分布等のデバイス 構造データを生成する工程と、前記デバイス構造データ に基づいてデバイスシミュレーションを行ってI-V値 およびC-V値等のデバイス特性データを算出する工程 と、前記算出されたIIV値が実測されたIIV値に適 合するように前記デバイスシミュレーションの合わせ込 みを行う工程と、前記算出されたデバイス特性データ及 びネットリストを用いて回路シミュレーションを行う工

程と、前記算出されたC-V値がスパイスパラメータに基づくSPICEの回路シミュレーションで得られるC-V値に適合するように不純物領域の横方向濃度分布を変更させるためのデータを生成し不純物領域の横方向濃度分布を変更させる工程とを含むことを特徴とする半導体シミュレーション方法。

【請求項8】 プロセス条件に基づいてプロセスシミュ レーションを行って不純物領域の濃度分布等のデバイス 構造データを生成する工程と、前記デバイス構造データ に基づいてデバイスシミュレーションを行って I - V値 10 およびC-V値等のデバイス特性データを算出する工程 と、前記算出されたIIV値が実測されたIIV値に適 合するように前記デバイスシミュレーション実行部の合 わせ込みを行う工程と、前記デバイスシミュレーション 実行部から出力されるデバイス特性データ及びネットリ ストを用いて回路シミュレーションを行ってリングオシ レータの伝搬遅延時間を算出する工程と、前記算出され た伝搬遅延時間と実測された伝搬遅延時間との間に許容 範囲を越える誤差がある場合に、前記算出されたC-V 値とスパイスパラメータに基づくSPICEの回路シミ ュレーションで得られるC-V値とに基づいて前記デバ イス構造データとしてのpMOSとnMOSのいずれに 前記誤差があるのかを判断する工程と、前記誤差がある MOSに対して前記算出された伝搬遅延時間が実測され た伝搬遅延時間に適合するように不純物領域の横方向濃 度分布を変更させるためのデータを生成し不純物領域の 横方向濃度分布を変更させる工程とを含むことを特徴と する半導体シミュレーション方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体シミュレーション装置に関し、例えば電界効果トランジスタ (FET)のソース/ドレイン濃度分布を導出する機能を備えた半導体シミュレーション装置および半導体シミュレーション方法に関する。

[0002]

【従来の技術】不純物領域の濃度分布は、素子の電気特性を決定する重要なパラメータである。この不純物の濃度分布を知る方法として、実際に半導体基板に不純物を注入し拡散の具合を実測する方法と、イオン注入条件等から計算によって拡散の具合を算出するプロセスシミュレーションを行う方法とがある。

【0003】前記実測による方法として、特開平2-78220号公報には、半導体基板の拡散層およびその周辺を含む部分に角度研磨を施し、角度研磨面の広がり抵抗を所定の目盛りに基づいて測定することにより拡散マスクの拡散窓端縁から横方向に拡散した横方向拡散部分の広がりを知る方法が開示されている。また、特開平2-47847号公報には、不純物イオン注入領域を区画する直線に対して或る角度を持って傾斜させた直線に沿50

って不純物濃度を測定し、この不純物濃度の測定結果と傾斜角度とから不純イオンの横方向の拡散距離を求める方法が開示されている。また、「Two-dimensional Profiling ofdoped layers by SR and AFM…」ESSDERC, '93, には、不純物濃度分布の導出において広がり抵抗測定(Spreading Resistance profiling(SR))で横方向50nmの解像度が得られること、Atomic Force Microscopy(AFM)で10nm以下の解像度が得られることが示されている。

【0004】一方、前記シミュレーションによる方法として、特開平6-177151号公報には、プロセスシミュレーションにおいて複数の素子を構築し、デバイスシミュレーションによって電気特性を求める場合に個々の素子について別々に計算を行う必要を解消した技術が開示されている。また、「ロジックLSI技術の革新」(サイエンスフォーラム、1995、P.354~)には、プロセス・デバイス・回路シミュレーションを用い、プロセスから回路特性までを計算する技術が開示されている。

[0005]

【発明が解決しようとする課題】しかしながら、特開平 2-78220号公報の技術や特開平2-47847号 公報の技術では実際にトランジスタ(Tr)を形成していないため、ソース/ドレイン濃度分布を知ることには使えない。更に、広がり抵抗測定(SR)における測定誤差も問題となる。また、前記AFMでは、ソース/ドレイン濃度分布を詳細に知ることはできない。そして、30 前記SRやAFMでは、ジャンクション形状がどのようになっているかを知ることができても、実際にエッチングされていったときの濃度分布を知ることは難しい。更に、これらの実測法では、デバイスを破壊しなければならいという欠点がある。

【0006】一方、前記シミュレーションによる方法では、デバイスを破壊する必要が無いという利点があり、また、デバイスの各部の深さ方向の濃度分布については、SIMS(Secodary Ion MassSpectromemtry)による実測結果を考慮してプロセスシミュレーションを行うことができるが、ゲート酸化膜下へ二次元的に回り込むような不純物領域の濃度の分布(横方向濃度分布)は、前述の実測法にいて説明したように、精度良く実測することはできないので、実測した横方向濃度分布をプロセスシミュレーションに反映させることはできない。また、特開平6-177151号公報の技術においても、プロセスシミュレーションで横方向濃度分布誤差を考慮するようにはなっていたい

【0007】なお、電界効果型トランジスタの実効チャネル長 (Leff) を電気的に求める方法として、チャ

ネルの抵抗を測定する方法とキャパシタンスを測定する 方法が知られているが、かかる方法では、求めた実効チャネル長から接合のプロファイルを導出することはできない。

【0008】この発明は、上記の事情に鑑み、例えば、リングオシレータの伝搬遅延時間(Tpd)によって横方向濃度分布を導出し、素子の不純物濃度分布を高精度で導出する半導体シミュレーション装置を提供することを目的とする。

[0009]

【課題を解決するための手段】本発明の半導体シミュレ ーション装置は、上記の課題を解決するために、プロセ ス条件に基づいて不純物領域の濃度分布等のデバイス構 造データを生成するプロセスシミュレーション実行部 と、前記デバイス構造データに基づいてI-V値等のデ バイス特性データを算出するデバイスシミュレーション 実行部と、前記算出されたI-V値が実測されたI-V 値に適合するように前記デバイスシミュレーション実行 部の合わせ込みを行う精度向上部と、前記デバイスシミ ュレーション実行部から出力されるデバイス特性データ 及びネットリスト出力部からのネットリストを用いてリ ングオシレータの伝搬遅延時間を算出する回路シミュレ ーション実行部と、前記算出された伝搬遅延時間が実測 された伝搬遅延時間に適合するように不純物領域の横方 向濃度分布を変更させるためのデータを生成し不純物領 域の横方向濃度分布を変更させる横方向不純物濃度変更 部とを備えたことを特徴とする。

【0010】これによれば、算出された伝搬遅延時間と 実測された伝搬遅延時間との比較によって不純物領域の 横方向濃度分布を導出するので、非破壊で物理モデルに 基づいた精度の高いプロファイルを得ることができる。

【0011】また、本発明の半導体シミュレーション装 置は、プロセス条件に基づいて不純物領域の濃度分布等 のデバイス構造データを生成するプロセスシミュレーシ ョン実行部と、前記デバイス構造データに基づいてI-V値およびC-V値等のデバイス特性データを算出する デバイスシミュレーション実行部と、前記算出された「 - V値が実測された I - V値に適合するように前記デバ イスシミュレーション実行部の合わせ込みを行う精度向 上部と、前記デバイスシミュレーション実行部から出力 されるデバイス特性データ及びネットリスト出力部から のネットリストを用いて回路シミュレーションを行う回 路シミュレーション実行部と、前記算出されたC-V値 がスパイスパラメータに基づくSPICEの回路シミュ レーションで得られる C-V値に適合するように不純物 領域の横方向濃度分布を変更させるためのデータを生成 し不純物領域の横方向濃度分布を変更させる横方向不純 物濃度変更部とを備えたことを特徴とする。

【0012】これによれば、算出された伝搬遅延時間を 用いずに例えばnMOSとpMOSを独立に横方向不純 物濃度の変更が行えることになる。

【0013】また、本発明の半導体シミュレーション装 置は、プロセス条件に基づいて不純物領域の濃度分布等 のデバイス構造データを生成するプロセスシミュレーシ ョン実行部と、前記デバイス構造データに基づいてIー V値およびC-V値等のデバイス特性データを算出する デバイスシミュレーション実行部と、前記算出された I -V値が実測された I-V値に適合するように前記デバ イスシミュレーション実行部の合わせ込みを行う精度向 10 上部と、前記デバイスシミュレーション実行部から出力 されるデバイス特性データ及びネットリスト出力部から のネットリストを用いてリングオシレータの伝搬遅延時 間を算出する回路シミュレーション実行部と、前記算出 された伝搬遅延時間と実測された伝搬遅延時間との間に 許容範囲を越える誤差がある場合に、前記算出されたC -V値とスパイスパラメータに基づくSPICEの回路 シミュレーションで得られるC-V値とに基づいて前記 デバイス構造データとしてのpMOSとnMOSのいず れに前記誤差があるのかを判断し、誤差があるMOSに 対して前記算出された伝搬遅延時間が実測された伝搬遅 延時間に適合するように不純物領域の横方向濃度分布を 変更させるためのデータを生成し不純物領域の横方向濃 度分布を変更させる横方向不純物濃度変更部とを備えた ことを特徴とする。

【0014】かかる構成においては、SPICEの回路シミュレーションで得られるC-V値を基準としたソース/ドレイン領域の濃度分布の変更が必ずしも最良の結果をもたらすとは限らない点に鑑み、SPICEの回路シミュレーションで得られるC-V値については、誤差が例えば nMOSとpMOSのどちらにあるのかを判断するために利用し、不純物領域の横方向濃度分布の変更には、算出された伝搬遅延時間を用いることとし、より正確なシミュレーションが可能となる。

【0015】また、前記横方向不純物濃度変更部は、不純物領域の横方向濃度分布を変更させるためのデータとして、不純物領域の濃度分布を横方向にシフトさせることに相当するデータを生成してこれを前記デバイスシミュレーション実行部に与え、このデバイスシミュレーション実行部は、既に得られているデバイス構造データに対してその不純物領域の濃度分布をそのまま横方向にシフトさせるようになっていてもよい。

【0016】これによれば、既に得られているデバイス 構造データの不純物領域の横方向への座標値変更を行う だけでよいので、再度のプロセスシミュレーションの実 行は不要である。従って簡便に短時間で不純物領域の横 方向濃度分布を導出することとができる。

【0017】また、前記横方向不純物濃度変更部は、不 純物領域の横方向濃度分布を変更させるためのデータと して、横方向の拡散係数に係わるパラメータを変更させ 50 ることに相当するデータを生成してこれを前記プロセス

シミュレーション実行部に与え、このプロセスシミュレーション実行部は、変更されたパラメータに基づいて新たにデバイス構造データを生成するようになっていてもよい。

【0018】これによれば、再度のプロセスシミュレーションの実行を行うことになるが、そのシミュレーションに係わるデバイスとは別のデバイスを評価する場合にも、横方向の拡散係数に係わるパラメータを用いることができるので、より汎用性のあるシミュレーションが行えることになる。

【0019】本発明の半導体シミュレーション方法は、プロセス条件に基づいてプロセスシミュレーションを行って不純物領域の濃度分布等のデバイス構造データを生成する工程と、前記デバイス構造データに基づいてデバイスシミュレーションを行ってIーV値等のデバイス特性データを算出する工程と、前記算出されたIーV値が実測されたIーV値に適合するように前記デバイスシミュレーションの合わせ込みを行う工程と、前記算出されたデバイス特性データ及びネットリストを用いて買出とでデバイス特性データ及びネットリストを用いて関連が表示がイス特性データ及びネットリストを用いて製運延時間を算出する工程と、前記算出された伝搬遅延時間に適合するように不純物領域の横方向濃度分布を変更させる工程とを含むことを特徴とする。

【0020】また、本発明の半導体シミュレーション方法は、プロセス条件に基づいてプロセスシミュレーションを行って不純物領域の濃度分布等のデバイス構造データに基づいてデバイスシミュレーションを行ってIーV値およびCーV値等のデバイス特性データを算出する工程と、前記デバイスシミュレーションを行ってIーV値に適合する工程と、前記算出されたデバイスシミュレーションの合わせ込みを行りに前記デバイスシミュレーションを行う工程と、前記算出されたデバイス特性データ及びネッ、工程と、前記算出されたデバイスパラメータに基づりました。 アICEの回路シミュレーションを行う工程と、くらいではがスパイスパラメータに基づいたの目路シミュレーションを行う工程とではにはいているというにではいるというにではいるというにないます。

【0021】また、本発明の半導体シミュレーション方法は、プロセス条件に基づいてプロセスシミュレーションを行って不純物領域の濃度分布等のデバイス構造データを生成する工程と、前記デバイス構造データに基づいてデバイスシミュレーションを行ってIーV値およびCーV値等のデバイス特性データを算出する工程と、前記算出されたIーV値が実測されたIーV値に適合するように前記デバイスシミュレーション実行部の合わせ込みを行う工程と、前記デバイスシミュレーション実行部から出力されるデバイス特性データ及びネットリストを用

いて回路シミュレーションを行ってリングオシレータの 伝搬遅延時間を算出する工程と、前記算出された伝搬遅 延時間と実測された伝搬遅延時間との間に許容範囲を越 える誤差がある場合に、前記算出されたC-V値とスパ イスパラメータに基づくSPICEの回路シミュレーションで得られるC-V値とに基づいて前記デバイス構造 データとしてのpMOSとnMOSのいずれに前記誤差 があるのかを判断する工程と、前記誤差があるMOSに 対して前記算出された伝搬遅延時間が実測された伝搬遅 延時間に適合するように不純物領域の横方向濃度分布を 変更させるためのデータを生成し不純物領域の横方向濃

[0022]

【発明の実施の形態】

(実施の形態1)以下、この発明の実施の形態を図に基 づいて説明する。

度分布を変更させる工程とを含むことを特徴とする。

【0023】図1は、この発明の半導体シミュレーション装置の概略構成を示した機能ブロック図である。この装置は、各種の命令やデータを外部から入力するための入力装置1と、シミュレーションのための各種の処理を実行するデータ処理装置2と、各種のデータを記憶する記憶装置3と、シミュレーション結果を出力する出力装置4とを備える。

【0024】前記データ処理装置2および記憶装置3の 具体的内容について以下に説明する。データ処理装置2 のプロセスシミュレーション実行部5は、記憶装置3の プロセス条件記憶部11に格納されているプロセス条件 を入手し、このプロセス条件に基づいて不純物領域の濃 度分布等のデバイス構造データを生成するようになって いる。前記プロセス条件としては、例えば、不純物の種 類、不純物のイオン打ち込み強さ、或いは基板温度など が挙げられる。また、前記デバイス構造データに基づい て描画されるデバイスイメージの一例を示せば、図2の ようである。図2では、半導体基板22上にゲート酸化 膜21を介してゲート電極18が形成され、ゲート電極 18の両側部分の半導体基板22にソース領域19とド レイン領域20とが形成された電界効果型トランジスタ のイメージを示している。また、図2に描かれている矢 印は、前記ソース/ドレイン領域19,20における横 方向 (チャネル長方向) を表している。 40

【0025】前記プロセスシミュレーション実行部5にて得られたデバイス構造データは、記憶装置3のデバイス構造記憶部12に格納される。そして、このデバイス構造記憶部12からデバイス構造データが読み出され、このデバイス構造データはデータ処理装置2のデバイスシミュレーション実行部6に与えられるようになっている。

【0026】デバイスシミュレーション実行部6は、前 記のデバイス構造データと、記憶装置3のバイアス条件 記憶部13から読み出したバイアス条件とに基づき、デ バイス特性データを算出するようになっている。デバイス特性データとしては、例えば、図3に示すようなI-V特性、或いは図4に示すようなC-V特性(ゲートとソース/ドレイン間の容量)が挙げられる。また、前記バイアス条件としては、例えば前記図3のI-V特性を得るためのゲート電圧(Vg)やドレインバイアス(drain bias)などが挙げられる。

9

【0027】前記デバイスシミュレーション実行部6に て得られたデバイス特性データは、デバイスシミュレー ション精度向上部7に入力される。このデバイスシミュ 10 レーション精度向上部7は、記憶装置3の1-V実測特 性記憶部14からI-V実測値(例えば、Vth(ゲー ト閾値)やIdsat(ドレイン飽和電流))を入手 し、前記デバイスシミュレーション実行部6にて算出さ れたデバイス特性データである I - V特性との比較を行 い、算出されたIIV値が前記実測されたIIV値に適 合するように前記デバイスシミュレーション実行部6の 合わせ込みを行うようになっている。この合わせ込みと しては、例えば、デバイスシミュレーション実行部6に おける移動度モデルパラメータのフィッテイング、即 ち、v = μE (v:走行速度, E:電界の強さ, μ:移 動度)、より詳細には、即ち電子の場合、J。=-q (μ。 n ∇ ψ - D。 ∇ n) (J。:電子電流密度、q: 単位電荷、μ。:電子移動度、n:電子濃度、φ:電 位、D。:電子拡散係数) における µ の調節を行うこと が挙げられる。

【0028】前記算出された I - V値と前記実測された I - V値とが適合した場合の前記算出された I - V値および C - V値は、記憶装置 3の I - V, C - V特性記憶部 15に格納される。そして、これら I - V値および C - V値は、記憶装置 3のネットリスト記憶部 16に与えられる。ネットリスト記憶部 16では、データ処理装置2の回路シミュレーション実行部8に与えるべきデータ、例えば、前記 I - V値、C - V値に基づく接合容量やゲート容量、更に配線容量や抵抗に関するデータをネットリスト(例えば、2NANDゲート)に組み込むことが行われる。

【0029】回路シミュレーション実行部8は、前記ネットリスト部16から与えられるデータに基づいて回路シミュレーションを実行し、リングオシレータの伝搬遅40延時間(Tpd)を算出し、この算出したTpd値をデータ処理装置2のtpd実測値比較部9に与えるようになっている。tpd実測値比較部9は、記憶装置3のtpd実測値記憶部17から与えられるtpd実測値と、前記算出したTpd値とを比較する。データ処理装置2の横方向不純物濃度変更部10は、前記比較結果が、予め定められた誤差範囲内であれば特に処理は行わないが、予め定められた誤差範囲内に納まらない場合には、前記算出したTpdがtpd実測値に適合するようにソース/ドレイン領域の横方向濃度分布を変更させるため50

のデータを生成しソース/ドレイン領域の横方向濃度分 布を変更させる。

【0030】例えば、比較結果が誤差範囲内に納まらない場合において、前記算出したTpd値の方が前記tpd実測値よりも大きいとされた場合には、ソース領域19およびドレイン領域20の各々の接合部分が共に、図2の矢印の外側方向に等しい距離移動されるようにしてある。

【0031】ソース/ドレイン領域の横方向濃度分布の変更のための処理としては、具体的には、以下の①と②の処理がある。

【0032】 ②前記横方向不純物濃度変更部9は、ソース/ドレイン領域の横方向濃度分布を変更させるためのデータとして、ソース/ドレイン領域の濃度分布を横方向にシフトさせることに相当するデータを生成してこれを前記デバイスシミュレーション実行部6に与える。すると、このデバイスシミュレーション実行部6は、既に得られているデバイス構造データに対してそのソース/ドレイン領域の濃度分布をそのまま横方向にシフトさせる。即ち、ソース/ドレイン領域の横方向への座標値のみの変更を行う。

【0033】②前記横方向不純物濃度変更部9は、ソー ス/ドレイン領域の横方向濃度分布を変更させるための データとして、横方向の拡散係数に係わるパラメータを 変更させることに相当するデータを生成してこれを前記 プロセスシミュレーション実行部5に与える。すると、 このプロセスシミュレーション実行部5は、変更された パラメータに基づいて新たにデバイス構造データを生成 する。この新たなデバイス構造データにおけるソース/ ドレイン領域の横方向濃度分布は、従前の構造に対して 変化されたものとなる。横方向の拡散係数に係わるパラ メータとしては、不純物の横方向拡散係数、或いは、不 純物注入時の点欠陥濃度分布の横方向のまわり込み量に 関係する係数を用いることができる。なお、例えば不純 物の横方向拡散係数は、前述のごとく算出したTpd値 の方が前記 t p d 実測値よりも大きいとされた場合にお いては、小さくされる。

【0034】なお、ソース/ドレイン領域の横方向濃度 分布の変更に伴い、I-V特性が変化する場合がある が、この場合には、デバイスシミュレーション精度向上 部7において、前述したごとく、移動度モデルパラメー タのフィッティングにより、実測のI-V特性に対する 合わせ込みが行われる。

【0035】以上説明したように、この実施の形態の半導体シミュレーション装置によれば、算出したTpd値とtpd実測値との比較によって不純物領域の横方向濃度分布を導出するので、非破壊で物理モデルに基づいた精度の高いプロファイルを得ることができる。即ち、高精度で汎用的なシミュレーションが実行できることになる。

【0036】また、前記**○**の処理を行う場合においては、既に得られているデバイス構造データのソース/ドレイン領域の横方向への座標値変更を行うだけでよいので、再度のプロセスシミュレーションの実行は不要である。従って簡便に短時間で不純物領域の横方向濃度分布を導出することとができる。

【0037】一方、前記♥の処理を行う場合においては、再度のプロセスシミュレーションの実行を行うことになるが、そのシミュレーションに係わるデバイスとは別のデバイスを評価する場合にも、横方向の拡散係数に係わるパラメータを用いることができるので、より汎用性のあるシミュレーションが行えることになる。

【0038】(実施の形態2)次に、この発明の他の実施の形態を図5に基づいて説明する。なお、説明の便宜上、図1と同様の機能を有する機能部分には同一の符号を付記してその説明を省略している。

【0039】この実施の形態においても、実施の形態1と同様、デバイスシミュレーション実行部6においてデバイスの実測値によらないシミュレーションが行われ、C-V値(以下、このC-V値を第1のC-V値という)が算出される。ここで、この第1のC-V値は、nMOSデバイス構造データおよびpMOSデバイス構造データのそれぞれについて算出されるものとする。

【0040】一方、実施の形態1と異なり、実際のデバ イス(nMOS, pMOS)からスパイスパラメータ抽 出ソフトを用いてスパイスパラメータを抽出し、そのパ ラメータを用いてSPICE(Simulation program withintegrated ci rcuit emphasis) の回路シミュレーショ ンによってC-V値(以下、このC-V値を第2のC-V値という)を得ている。この第2のC-V値は、記憶 装置3のC-V値記憶部25に格納されるようになって いる。データ処理装置2のC-V特性比較部26は、n MOSとpMOSのそれぞれについて前記第1のC-V 値と第2のC-V値とを比較し、この比較結果を横方向 不純物濃度変更部10aに与える。前記のnMOSにお ける比較結果とpMOSにおける比較結果とにより、ど ちらのMOSにおいてどれだけの誤差が生じているのか が判断できる。

【0041】横方向不純物濃度変更部10aは、nMOSにおいて誤差が生じていれば、その誤差の大きさに応じて実施の形態1で説明した①或いは②の手法を用いてnMOSデバイス構造データのソース/ドレイン領域の横方向濃度分布の変更のための処理を行うことになり、pMOSにおいて誤差が生じていれば、その誤差の大きさに応じて同様に①或いは②の手法を用いてpMOSデバイス構造データのソース/ドレイン領域の横方向濃度分布の変更のための処理を行うことになる。

【0042】以上説明したように、この実施の形態であ 実施の形態1,2にはれば、Tpdを用いずにnMOSとpMOSを独立に横 50 が行えることになる。

方向不純物濃度の変更が行えることになる。

【0043】(実施の形態3)次に、この発明の他の実施の形態を図6に基づいて説明する。なお、説明の便宜上、図1、図5と同様の機能を有する機能部分には同一の符号を付記してその説明を省略している。

12

【0044】回路シミュレーション実行部8で得られる Tpdは、実施の形態1においてもそうであるが、 I-V特性、接合容量、ゲート容量、配線容量、及び抵抗な どの特性によって影響を受けることになる。前記ゲート 容量のうち、ゲートーソース/ドレインオーバーラップ 容量は、実測が困難である。この容量は、通常のスパイ スパラメータ抽出において合わせ込みパラメータになっ ており、tpd実測値に合うように与えられている。別 言すれば、他の特性が正確な実測に基づいていれば、前 記ゲートーソース/ドレインオーバーラップ容量はSP ICEにより、実際値に近い値が得られることになる。 【0045】しかしながら、このように実際値に近い値 が得られるのは、他の特性が正確な実測に基づいている ことを前提とするので、SPICEにより得られる第2 のC-V値を基準としたソース/ドレイン領域の濃度分 布の変更が必ずしも最良の結果をもたらすとは限らな

【0046】この実施の形態では、実施の形態1で説明したごとく、回路シミュレーションによってリングオシレータの伝搬遅延時間(Tpd)を算出し、この算出されたTpdとtpd実測値との間に許容範囲を越える誤差が存在する場合に、ソース/ドレイン領域の横方向濃度分布を変更させるのであるが、この変更に際し、横方向不純物濃度変更部10bは、実施の形態2で説明したように、nMOSとpMOSのそれぞれについて前記第1のC-V値と第2のC-V値とを比較する。ただし、実施の形態2のごとくこのC-V比較結果からソース/ドレイン領域の横方向濃度分布を変更させることはしない。

【0047】即ち、横方向不純物濃度変更部10bは、算出されたTpdとtpd実測値との間に誤差がある場合に、この誤差がnMOSにあるのかpMOSにあるのかC-V比較結果から知る。そして、誤差があるMOSにおいて前記Tpdがtpd実測値に適合するようにソース/ドレイン領域の濃度分布を変更する。つまり、前述したように、SPICEにより得られる第2のC-V値を基準としたソース/ドレイン領域の濃度分布の変更が必ずしも最良の結果をもたらすとは限らないので、SPICEにより得られる第2のC-V値については、誤差がnMOSとpMOSのどちらにあるのかを判断するために利用し、ソース/ドレイン領域の横方向濃度分布の変更には、算出されたTpdを用いることとする。

【0048】従って、この実施の形態の構成であれば、 実施の形態1,2に比べてより正確なシミュレーション が行えることになる。 [0049]

【発明の効果】以上説明したように、この発明の半導体 シミュレーション装置によれば、算出された伝搬遅延時 間と実測された伝搬遅延時間との比較によって不純物領 域の横方向濃度分布を導出するので、非破壊で物理モデ ルに基づいた精度の高いプロファイルを得ることができ る。また、他の構成の本発明の半導体シミュレーション 装置によれば、算出された伝搬遅延時間を用いずに例え ばnMOSとpMOSを独立に横方向不純物濃度の変更 が行えることになる。そして、更に他の構成の本発明の 半導体シミュレーション装置によれば、SPICEの回 路シミュレーションで得られるC-V値については、誤 差が例えばnMOSとpMOSのどちらにあるのかを判 断するために利用し、不純物領域の横方向濃度分布の変 更には、算出された伝搬遅延時間を用いることとするの で、より正確なシミュレーションが可能になるという効 果を奏する。

13

【図面の簡単な説明】

【図1】この発明の第1の実施の形態の半導体シミュレーション装置の概略構成を示した機能プロック図である。

【図2】デバイス構造データに基づいて描画されるデバイスイメージの一例を示した電界効果型トランジスタの断面図である。

【図3】算出されたデバイス特性データとしての I - V 特性図である。

【図4】算出されたデバイス特性データとしてのC-V*

*特性図である。


【図5】この発明の第2の実施の形態の半導体シミュレーション装置の概略構成を示した機能プロック図である。

【図6】この発明の第3の実施の形態の半導体シミュレーション装置の概略構成を示した機能プロック図である。


【符号の説明】

- 2 データ処理装置
- 3 記憶装置
- 5 プロセスシミュレーション実行部
- 6 デバイスシミュレーション実行部
- 7 デバイスシミュレーション精度向上部
- 8 回路シミュレーション実行部
- 9 t p d 実測値比較部
- 10 横方向不純物濃度変更部
- 10 a 横方向不純物濃度変更部
- 10b横方向不純物濃度変更部
- 11 プロセス条件記憶部
- 20 12 デバイス構造記憶部
 - 13 バイアス条件記憶部
 - 14 I-V実測特性記憶部
 - 15 I-V, C-V特性記憶部
 - 16 ネットリスト記憶部
 - 17 tpd実測値記憶部
 - 25 C-V特性 (SPICE) 記憶部
 - 26 C-V特性比較部


[図2]




【図3】









[図4]



【図5】





フロントページの続き

(51) Int. Cl. 6 H O 1 L 27/06 29/00

識別記号 庁内整理番号

FI.

H O 1 L 27/06

技術表示箇所

102A